# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-297840

(43) Date of publication of application: 29.10.1999

(51)Int.CI.

H01L 21/82

G06F 17/50 H01L 27/04

H01L 21/822

(21)Application number: 10-101198

(71)Applicant : NEC CORP

(22)Date of filing:

13.04.1998


(72)Inventor: FUJII TAKASHI

## (54) AREA PREDICATION METHOD AND SYSTEM OF SEMICONDUCTOR INTEGRATED CIRCUIT AND STORAGE MEDIUM THEREOF

#### (57)Abstract:

PROBLEM TO BE SOLVED: To accurately obtain the area of a minimum chip, by a method wherein data on an inner layout type of a chip is taken into consideration.

SOLUTION: Datà on a layout type are used as parameters, and an overall length L of wiring is calculated in a processor 9 through a calculation formula where L is a function represented by a gate use rate u and the number G of gates, wherein the total number GALL of gates of a target circuit obtained through a circuit data memory 6 is substituted for the number G. A total wiring track volume T is calculated through a calculation formula where T is a function represented by a gate use rate u and the number G of gates, wherein the total number GALL of gates is substituted for the number G of gates, and a gate use rate u which satisfies a formula, L=T, is obtained as a gate use rate limit uLIMiT, where L and T are obtained through the calculation formulas of the overall length L of wiring and the total wiring track volume T, and the total number



GALL of gates is substituted for the number G of gates. A minimum chip are AMIN where a target circuit can be built in is obtained on the basis of the gate use rate limit uLIMiT.

#### **LEGAL STATUS**

[Date of request for examination]

13.04.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3129282

[Date of registration]

17.11.2000

## (19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

## 特開平11-297840

(43)公開日 平成11年(1999)10月29日


(51) Int. Cl.	6	識別	記号		FΙ						
H 0 1 L	21/82				H 0 1 L	21/82		С			
G 0 6 F	17/50				G 0 6 F	15/60	666	S			
H 0 1 L	27/04				H 0 1 L	27/04		Α			
	21/822								•		
	審査請求	有	請求項の数8	OL			(全1	. 5頁)			
					<del></del>		-·· · <u></u>				
(21)出願番号	特願	i平10-1	101198		(71)出願人	000004	237				
						日本電	気株式会社	土			
(22)出願日	平成	10年(1	1998)4月13日		東京都港区芝五丁目7番1号						
					(72)発明者	藤井	隆志				
						東京都	港区芝五	丁目7番1号	日本電気株式		
						会社内					
					(74)代理人	、弁理士	山川	汝樹			
			•								
							•				

## (54) 【発明の名称】半導体集積回路の面積予測方法、面積予測システムおよびその記録媒体

#### (57)【要約】

【課題】 チップ内部のレイアウト方式に関する情報を 考慮に入れることにより、より正確に最小チップ面積A MIN を求める。

【解決手段】 処理部9において、レイアウト方式に関する情報をパラメータとしが一ト使用率 u, ゲート数 G の関数で表される総配線長 L の算出式に回路情報記憶部 6 より得られる対象回路の総ゲート数 G の関数で表される総配線トラック量 T の算出式に前記総ゲート数 G A L L を代入し、この総ゲート数 G A L L が代入された総配線長 L の算出式と総配線トラック量 T の算出式とが L = T の関係を満足するゲート使用率 u をゲート使用率の限界値 u L I M I T として求め、このゲート使用率の限界値 u L I M I T と で 対象回路を作り込み得る最小チップ面積 A M I N を求める。



#### 【特許請求の範囲】

【請求項1】 レイアウト方式に関する情報をパラメータとしゲート使用率u,ゲート数Gの関数で表される総配線長Lの算出式に対象回路の総ゲート数GALLを代入し、

またゲート使用率uおよびゲート数Gの関数で表される総配線トラック量Tの算出式に前記総ゲート数 $G_{ALL}$ を代入し、

この総ゲート数 $G_{ALL}$  が代入された総配線長Lの算出式と総配線トラック量Tの算出式とがL=Tの関係を満足 10 するゲート使用率uをゲート使用率の限界値 $u_{LIMIT}$  として求め、

このゲート使用率の限界値 ulimit に基づいて前記対象 回路を作り込み得る最小チップ面積 Amin を求めるよう にしたことを特徴とする半導体集積回路の面積予測方法。

【請求項 2 】 請求項 1 において、前記総配線長Lの算出式は、L=f (u)・ $G^{s}$ (u)で表されることを特徴とする半導体集積回路の面積予測方法。但し、f (u) =  $a \cdot u^b$ 、g (u) =  $c_6 \cdot u^6 + c_5 \cdot + u^5 + c_4 \cdot u^4 + c_3 \cdot u^3 + c_2 \cdot u^2 + c_1 \cdot u + c_0$ 、u : f 一ト使用率、a, b,  $c_6 \sim c_0 : 採用するレイアウト方式に基づいて決まる定数。$ 

【請求項3】 請求項1において、前記総配線トラック量Tの算出式は、T=(セル列内部の利用可能トラック量Tin)+(セル列外部の利用可能トラック量Tout)ー(電源線により使用不可能になるトラック量Tpower)で表されることを特徴とする半導体集積回路の面積予測方法。

【請求項4】 請求項1において、

前記レイアウト方式に関する情報としてセル列間隔 c h が与えられなかった場合、

前記総ゲート数 $G_{ALL}$  が代入された総配線長Lの算出式と総配線トラック量Tの算出式とがゲート使用率uを所定値 $u_{SP}$ としたときにL=Tの関係を満足するセル列間隔 $c_{A}$  トをセル列間隔の最適値 $c_{A}$  にして求め、

この最適値 c hopt をセル列間隔 c hとして設定した場合の前記対象回路を作り込み得る最小チップ面積 A<sub>MIN</sub>を求めるようにしたことを特徴とする半導体集積回路の面積予測方法。

【請求項5】 請求項1において、最小チップ面積A MIN を求めるべきチップの構造が、セル列間隔を設けずに並べた複数のセル列を1セル列段とし、このセル列段がセル列間隔を設けて複数並べた構造とされていることを特徴とする半導体集積回路の面積予測方法。

【請求項6】 対象回路に含まれる既にレイアウト済みのブロックが用意されたマクロを除くセルをプリミティブセルとし、このプリミティブセルの総ゲート数GALLを、レイアウト方式に関する情報をパラメータとしゲート使用率u, ゲート数Gの関数で表される総配線長Lの 50

算出式に代入し、

またゲート使用率uおよびゲート数Gの関数で表される総配線トラック量Tの算出式に前記総ゲート数 $G_{ALL}$ を代入し、

この総ゲート数 $G_{ALL}$ が代入された総配線長Lの算出式と総配線トラック量Tの算出式とがL=Tの関係を満足するゲート使用率uをゲート使用率の限界値 $u_{LIMIT}$ として求め、

このゲート使用率の限界値 u LIMIT に基づいて前記プリミティブセルをレイアウトする際に必要となる最小のトラック設定領域の面積 A track を求め、

このトラック設定領域の面積Atrack に前記マクロの面積の総和Amacro をマージンを見込んで加算して全体のトラック設定領域の面積Btrack を求め、

この全体のトラック設定領域の面積Btrack に I / Oバッファ領域の面積を加えて前記対象回路を作り込み得る最小チップ面積A<sub>MIN</sub> を求めるようにしたことを特徴とする半導体集積回路の面積予測方法。

【請求項7】 請求項1~6の何れか1項記載の半導体 0 集積回路の面積予測方法を実行する処理アルゴリズムが 格納された記録媒体。

【請求項8】 対象回路の回路情報を記憶する回路情報 記憶手段と、請求項1記載の半導体集積回路の面積予測 方法を実行する処理アルゴリズムを記憶する処理アルゴ リズム記憶手段と、

レイアウト方式に関する情報を記憶するレイアウト方式 記憶手段と、 .

前記回路情報記憶手段に記憶されている対象回路の回路 情報および前記レイアウト方式記憶手段に記憶されてい るレイアウト方式に関する情報を参照とし、前記処理ア ルゴリズム記憶手段に記憶されている処理アルゴリズム に従い、前記レイアウト方式に関する情報をパラメータ としゲート使用率u、ゲート数Gの関数で表される総配 線長Lの算出式に対象回路の総ゲート数GALL を代入 し、またゲート使用率uおよびゲート数Gの関数で表さ れる総配線トラック量Tの算出式に前記総ゲート数G ALL を代入し、この総ゲート数GALL が代入された総配 線長Lの算出式と総配線トラック量Tの算出式とがL= Tの関係を満足するゲート使用率uをゲート使用率の限 界値истыт として求め、このゲート使用率の限界値и LIMIT に基づいて前記対象回路を作り込み得る最小チッ プ面積A<sub>MIN</sub> を求める処理手段とを備えたことを特徴と する半導体集積回路の面積予測システム。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体集積回路 (対象回路)をチップに作り込むにあたって、その半導 体集積回路を作り込み得る最小のチップ面積 (チップサ イズ)をより正確に求め、営業活動に役立てることの可 能な半導体集積回路の面積予測方法、面積予測システム

2

およびその記録媒体に関するものである。

#### [0002]

【従来の技術】従来より、半導体集積回路の面積予測方法として、例えば特開平8-77225号公報に示されたようなものがある。この半導体集積回路の面積予測方法では、図12に示すように、対象回路に関する情報として回路データ1、機能セル面積データ2および外部設定条件データ3を、また対象回路に関する情報以外に必要とする情報として平均配線長データ(配線長とファンアウト数との関係式)4および面積形状依存データ(チップ面積を補正する係数:配線ツールが配線領域を利用する比率に関する補正係数C1、アスペクト(縦横比)比に関する補正係数C2、各辺上に配置される外部端子数に関する補正データ、単位セル幅当たりのフィードスルー数に関する補正データ)5を用意し、先ず、対象回路のセルの総面積Sを計算する(ステップ111)。

【0003】そして、各セル i に関する配線長を求め、合計して総配線長Lを求める(ステップ112)。そして、配線面積Wを $W=L\times P\times C1$ より算出する(ステップ113:Pは配線ピッチ)。そして、ステップ114において、第1次チップ面積A1をA1=S+Wにより計算し、第2次チップ面積A2を $A2=A1\times C2$ により計算し、A2に対して外部端子およびフィードスルーに関する補正を行って、対象回路を作り込み得る最終チップ面積A(=最小チップ面積 $A_{MIN}$ ) を求める。

#### [0004]

【発明が解決しようとする課題】しかしながら、このような従来の半導体集積回路の面積予測方法によると、配線ツールが配線領域を利用する比率に関する補正係数C 1やアスペクト比に関する補正係数C 2, 各辺上に配置される外部端子数に関する補正データ, 単位セル幅当たりのフィードスルー数に関する補正データによって補正を行ってはいるが、チップ内部のレイアウト方式に関する情報(セル列の構造、配線層の設定、電源配線の構造など)を全く考慮していないため、求められる最小チップ面積A<sub>MIN</sub> の精度が悪いという問題があった。

【0005】なお、本出願人は、対象回路の総ゲート数  $G_{ALL}$  をゲート使用率uの予測式 [例えば、u = (0.7293-1×10<sup>-8</sup>×G)×100%] に代入してゲート使用率の限界値 $u_{LIMIT}$  を求め、このゲート使用率 40 の限界値 $u_{LIMIT}$  に基づいて最小チップ面積 $A_{MIN}$  を求めるという方法をこれまで採用していた。

【0006】この場合、ゲート使用率 uとは、u = (実際に搭載するゲート数G) / (チップの搭載可能なゲート数G\*) を言う。例えば、200万個のゲート数を搭載可能な13mm角のチップに対して、100万個のゲートから成る回路をレイアウトした場合、ゲート使用率uは1メガ/2メガ=50[%]である。

【0007】また、ゲート使用率uの予測式であるu = (0.  $7293-1\times10^{-8}\times G$ ) × 100%は、実際 50

にレイアウトした過去のデバイスの情報を用いてゲート 数 $G_{ALL}$  とゲート使用率の限界値 $u_{LIMIT}$  との関係をグラフ上にプロットし、その中でも同じ $G_{ALL}$  に対する最も $u_{LIMIT}$  の大きいもの同士を直線で結んだものである(図13に示す特性 1 参照)。

【0008】この直線近似による方法は、実際、上述した特開平8-77225号公報に示された面積予測方法よりも優れていると考えられる。しかし、この方法では、図13に「×」点で示すように、ゲート数Gの増加つまりチップサイズの大規模化に伴い、破線で示す実特性IIよりもゲート使用率の限界値が大きくなり、実状とかけ離れた予測となってしまう。すなわち、これまでは直線近似で予測できると考えられていたが、ゲート数Gの増加に伴い配線割合が増し、実際のゲート使用率の限界値は特性IIのような変化を示している。この直線近似による方法でも、チップ内部のレイアウト方式に関する情報(セル列の構造、配線層の設定、電源配線の構造など)を考慮していないために、求められる最小チップ面積AMINの精度がゲート数Gの増加に伴って悪くなると言える。

【0009】本発明はこのような課題を解決するためになされたもので、その目的とするところは、チップ内部のレイアウト方式に関する情報を考慮に入れることにより、より正確に最小チップ面積 $A_{MIN}$ を求めることのできる半導体集積回路の面積予測方法、面積予測システムおよびその記録媒体を提供することにある。

## [0010]

【課題を解決するための手段】このような目的を達成するために、第1発明(請求1に係る発明)は、レイアウト方式に関する情報をパラメータとしゲート使用率u,ゲート数Gの関数で表される総配線長Lの算出式に対象回路の総ゲート数GALLを代入し、またゲート使用率u およびゲート数GALLを代入し、この総ゲート数GALLが代入された総配線長Lの算出式と総配線トラック量Tの算出式とがL=Tの関係を満足するゲート使用率uをゲート使用率の限界値ulimit として求め、このゲート使用率の限界値ulimit に基づいて対象回路を作り込み得る最小チップ面積Amin を求めるようにし たものである。

回路を作り込み得る最小チップ面積 $A_{MIN}$  が求められる。

【0012】第2発明(請求項2に係る発明)は、第1発明において、総配線長Lの算出式を、L=f(u)・ $G^{s(u)}$ としたものである。但し、f(u)=a・u<sup>b</sup>、g(u)=ce・u<sup>e</sup>+cs・+u<sup>5</sup>+c4・u<sup>4</sup>+c3・u<sup>3</sup>+c2・u<sup>2</sup>+c1・u+co、u:ゲート使用率、a,b,ce~co:採用するレイアウト方式に基づいて決まる定数。この発明によれば、L=f(u)・ $G^{s(u)}$ なる式から総配線長Lが求められる。

【0013】第3発明(請求項3に係る発明)は、第1発明において、総配線トラック量Tの算出式を、T=(セル列内部の利用可能トラック量Tin)+(セル列外部の利用可能トラック量Tout) - (電源線により使用不可能になるトラック量Tout) - (電源線により使用不可能になるトラック量Tout) - としたものである。この発明によれば、T=Tin+Tout-Tpower なる式から総配線トラック量Tが求められる。この場合、セル列数rowと1列のセル列に存在するゲート数col(セル列に準備されているゲート数) が搭載可能ゲート数fol(tau) が搭載可能が一ト数fol(tau) が搭載ので、チップ面積fol(tau) が搭載の能線トラック量Tはfol(tau) として導出でき、ゲート使用率fol(tau) に表されるから、総配線トラック量Tはゲート数fol(tau) に表されるから、総配線トラック量Tはゲート数fol(tau) に表されるから、総配線トラック量Tはゲート数fol(tau) に表されるから、総配線トラック量Tはゲート数fol(tau) に表されるから、総配線トラック量Tはゲート数fol(tau) に表されるから、総配線トラック量Tはゲート数fol(tau) に表されるから、

率 u の関数Hとなる (T=H(G, u))。

【0014】第4発明(請求項4に係る発明)は、第1 発明において、レイアウト方式に関する情報としてセル 列間隔 c h が与えられなかった場合、総ゲート数 GALL が代入された総配線長しの算出式と総配線トラック量T の算出式とがゲート使用率uを所定値uspとしたときに L=Tの関係を満足するセル列間隔 c h をセル列間隔の 30 最適値chopt として求め、この最適値chopt をセル 列間隔 chとして設定した場合の対象回路を作り込み得 る最小チップ面積AMIN を求めるようにしたものであ る。この発明によれば、レイアウト方式に関する情報と してセル列間隔 c h が与えられなかった場合、総ゲート 数GALLが代入された総配線長Lの算出式と総配線トラ ック量Tの算出式とがゲート使用率uを所定値usp(例 えば、usp=100%)としたときにL=Tの関係を満 足するセル列間隔 chがセル列間隔の最適値 chopt と して求められ、この最適値сһортをセル列間隔сһと して設定した場合の対象回路を作り込み得る最小チップ 面積AMIN が求められる。

【0015】第5発明(請求項5に係る発明)は、第1発明において、最小チップ面積A<sub>MIN</sub>を求めるべきチップの構造を、セル列間隔を設けずに並べた複数のセル列を1セル列段とし、このセル列段をセル列間隔を設けて複数並べた構造としたものである。この発明によれば、複数のセル列からなるセル列段をセル列間隔を設けて複数並べた構造のチップについて、対象回路を作り込み得る最小チップ面積A<sub>MIN</sub>が求められる。

【0016】第6発明(請求項6に係る発明)は、対象 回路に含まれる既にレイアウト済みのブロックが用意さ れたマクロを除くセルをプリミティブセルとし、このプ リミティブセルの総ゲート数GALL を、レイアウト方式 に関する情報をパラメータとしゲート使用率u、ゲート 数Gの関数で表される総配線長Lの算出式に代入し、ま たゲート使用率uおよびゲート数Gの関数で表される総 配線トラック量Tの算出式に前記総ゲート数GALL を代 入し、この総ゲート数GALLが代入された総配線長Lの 10 算出式と総配線トラック量丁の算出式とがL=Tの関係 を満足するゲート使用率uをゲート使用率の限界値u LIMIT として求め、このゲート使用率の限界値 ulimit に基づいてプリミティブセルをレイアウトする際に必要 となる最小のトラック設定領域の面積Atrack を求め、 このトラック設定領域の面積Atrack にマクロの面積の 総和Amacro をマージンを見込んで加算して全体のトラ ック設定領域の面積Btrack を求め、この全体のトラッ ク設定領域の面積Btrack に I / Oバッファ領域の面積 を加えて対象回路を作り込み得る最小チップ面積AMIN を求めるようにしたものである。

【0017】この発明によれば、プリミティブセル(マ クロを除くセル)の総ゲート数GALL がレイアウト方式 に関する情報をパラメータとしゲート使用率 u, ゲート 数Gの関数で表される総配線長Lの算出式に代入され、 またゲート使用率uおよびゲート数Gの関数で表される 総配線トラック量Tの算出式にプリミティブセルの総ゲ ート数GALL が代入され、この総ゲート数GALL が代入 された総配線長しの算出式と総配線トラック量工の算出 式とがL=Tの関係を満足するゲート使用率uがゲート 使用率の限界値 uLIMIT として求められ、このゲート使 用率の限界値 ulimit に基づいてプリミティブセルをレ イアウトする際に必要となる最小のトラック設定領域の 面積Atrack が求められる。そして、このトラック設定 領域の面積Atrack にマクロの面積の総和Amacro がマ ージンを見込んで加算されて全体のトラック設定領域の 面積Btrack が求められ、この全体のトラック設定領域 の面積Btrack にI/Oバッファ領域の面積が加えら れ、対象回路を作り込み得る最小チップ面積AMIN が求 められる。

【0018】第7発明(請求項7に係る発明)は、記録媒体に第1~第6発明の半導体集積回路の面積予測方法を実行する処理アルゴリズムが格納したものである。この発明によれば、ROM等の記録媒体に格納された処理アルゴリズムによって、第1~第6発明の半導体集積回路の面積予測方法が実行される。

【0019】第8発明(請求項8に係る発明)は、対象 回路の回路情報を記憶する回路情報記憶手段と、第1発 明の半導体集積回路の面積予測方法を実行する処理アル ゴリズムを記憶する処理アルゴリズム記憶手段と、レイ アウト方式に関する情報を記憶するレイアウト方式記憶

8

手段と、回路情報記憶手段に記憶されている対象回路の回路情報およびレイアウト方式記憶手段に記憶されているレイアウト方式に関する情報を参照とし、処理アルゴリズム記憶手段に記憶されている処理アルゴリズムに従い、レイアウト方式に関する情報をパラメータとしゲート使用率u,ゲート数Gの関数で表される総配線長Lの算出式に対象回路の総ゲート数Gの関数で表される総配線トラック量Tの算出式に総ゲート数GALLを代入し、またゲート使用率uおよびゲート数Gの関数で表される総配線トラック量Tの算出式と総であるに、が代入された総配線長Lの算出式と総配線トラック量Tの算出式とがL=Tの関係を満足するゲート使用率uをゲート使用率の限界値ulimit として求め、このゲート使用率の限界値ulimit に基づいて対象回路を作り込み得る最小チップ面積Amin を求める処理手段とを設けたものである。

【0020】この発明によれば、レイアウト方式に関する情報をパラメータとしゲート使用率u, ゲート数Gの関数で表される総配線長Lの算出式に対象回路の総ゲート数G $\alpha$ LL が代入され、またゲート使用率uおよびゲート数G $\alpha$ B数で表される総配線トラック量T $\alpha$ B可能式に対象回路の総ゲート数 $\alpha$ CALL が代入され、この総ゲート数 $\alpha$ CALL が代入された総配線長 $\alpha$ Cの算出式と総配線トラック量T $\alpha$ CD 関出式と総配線トラック量T $\alpha$ CD 関出式とが $\alpha$ CD 関係を満足するゲート使用率 $\alpha$ CD 関係を満足するゲートを見るのである。

#### [0021]

【発明の実施の形態】以下、本発明を実施の形態に基づき詳細に説明する。図1はこの発明に係る半導体集積回 30路の面積予測方法が適用された面積予測システムの概略を示す図である。同図において、6は対象回路の回路情報を記憶する回路情報記憶部、7は本発明に係る半導体集積回路の面積予測方法を実行する処理アルゴリズムを記憶する処理アルゴリズム記憶部、8はレイアウト方式に関する情報(セル列の構造、配線層の設定、電源配線の構造など)を記憶するレイアウト方式記憶部、9は回路情報記憶部6に記憶されている対象回路の回路情報およびレイアウト方式記憶部8に記憶されているレイアウト方式に関する情報を参照とし、処理アルゴリズム記憶 40部7に記憶されている処理アルゴリズムに従って対象回路を作り込み得る最小チップ面積AMINを求める処理部である。

【0022】処理部9は、レイアウト方式に関する情報をパラメータとしゲート使用率u,ゲート数Gの関数で表される総配線長Lの算出式に回路情報記憶部6より得られる対象回路の総ゲート数GALLを代入し、またゲート使用率uおよびゲート数Gの関数で表される総配線トラック量Tの算出式に前記総ゲート数GALLを代入し、この総ゲート数GALLが代入された総配線長Lの算出式50

と総配線トラック量Tの算出式とがL=Tの関係を満足するゲート使用率uをゲート使用率の限界値 $u_{LIMIT}$ として求め、このゲート使用率の限界値 $u_{LIMIT}$ に基づいて対象回路を作り込み得る最小チップ面積 $A_{MIN}$ を求める。

【0023】この面積予測システム10では、チップ内部のレイアウト方式に関する情報(セル列の構造、配線層の設定、電源配線の構造など)を考慮しているので、求められる最小チップ面積AMIN の精度が良くなる。

10 【0024】なお、対象回路の総ゲート数GALL は、回路情報記憶部6に回路情報としてネットリストNを記憶させておき、このネットリストNから求める。この他、回路情報としてネットリストNではなく、ゲート数GALL のみを与える場合もある。

【0025】以下、この面積予測システム10に採用されている面積予測方法について、具体的に説明する。

【0026】図3にチップ構造を示す。同図において、11はセル列、12はこのセル列中のゲート、13はセル列設定領域、14はトラック設定領域、15は横バス電源配線、16は縦バス電源配線、17は周回電源配線、18はI/Oバッファ、19は周回部分である。横バス電源配線15はセル内部に埋め込まれている。周回部分19はセル列設定領域13の外縁からトラック設定領域14の外縁までの間の領域である。

【0027】〔0. 準備〕

(1) 面積を予測する際に与えられる項目

①対象回路のゲート数: G

②レイアウト方式に関する情報(以下の項目はレイアウト方式に依存する値)

a) ゲートのサイズ

高さ:h

幅:w

- b) 信号配線に使用する配線層: Mi (1 ≤ i ≤ m:配 線層数= m)
- c) 各配線層のトラック幅: ti
- d) セル列設定領域の外縁からトラック設定領域の外縁 までの間隔

上下方向: peri<sub>tb</sub> 左右方向: peri<sub>lb</sub>

【0028】e) 電源配線の敷設方法に関する値 周回電源配線の使用する配線層

周回電源配線の配線層ごとの配線幅

縦バス電源配線の配線層

縦バス電源配線の配線層ごとの配線幅

縦バス電源配線の間隔

横バス電源配線の配線層

横バス電源配線の配線幅

- f) I/Oバッファのサイズ: BUFF
- g) セル列の間隔: c h
- 【0029】③使用する配線ツールに関する情報

a) セル列内部の領域において、配線層Mi の配線トラ ックを消費する割合: r<sub>in</sub>(i)

b) セル列以外の領域において、配線層Mi の配線トラ ックを消費する割合: rout (i)

【0030】例えば、図2において、M1層トラック, M2層トラックに対して、M1層配線, M2層配線が図 のように形成されるものとすれば、M1層のトラック量  $=6 \times 5 = 30$ 単位、M2層のトラック量= $6 \times 5 = 3$ 0単位、M1層の配線が消費したトラック量=4+4+ 5+2+3+2=20単位、M2層の配線が消費したト 10 ラック量=6+2+2+1+3+4=18単位となり、 M1層のトラック消費率=20/30=67%、M2層 のトラック消費率=18/30=60%となる。

【0031】(2) 求める項目

①最小チップ面積: A<sub>MIN</sub>

②ゲート使用率の限界値: ulimit

③セル列間隔の最適値(セル列間隔 c h が与えられない\*

①チップ面積

 $A = (Wtrack + 2 \cdot BUFF) \cdot (Htrack + 2 \cdot BUFF) = (Wcell + 2 \cdot pe$  $ri_{LR} + 2 \cdot BUFF$ ) · (Hcell + 2 · peri<sub>TB</sub> + 2 · BUFF)

②セル列設定領域のサイズ

 $Hcell = r o w \cdot h + (r o w - 1) \cdot c h \qquad \cdot \cdot \cdot \cdot (2)$ 

 $Wcell = c o l \cdot w$ • • • • (3)

③搭載可能なゲート数

 $G^* = r \circ w \cdot c \circ l \cdot \cdot \cdot \cdot (4)$ 

④セル列数、セル列内ゲート数

【0034】一般に、セル列設定領域は、正方形となる ように設定されている(ウェハから切り出すとき正方形 だと無駄が出ない)。よって、 \* ₩Hcell=Wcell · · · · (5)

(2)~(5)式より、セル列内のゲート数 c o l とセル列数 rowは、G\*を用いて次式によって表せる。

 $row = [ch + \{ch^2 + 4 \cdot w \cdot (h + ch) \cdot G^*\}^{1/2}] / \{2 \cdot (h + ch) \cdot G^*\}^{1/2}$ ) } • • • • (6)  $col = [-ch + \{ch^2 + 4 \cdot w \cdot (h + ch) \cdot G^*\}^{1/2}] / (2 \cdot w)$ • • • (7)

[0035]

⑤周回部分の面積

 $Speri = 2 \cdot \{peri_{TB} \cdot (Wcell + 2 \cdot peri_{LR}) + peri_{LR} \cdot Hcell\} \cdot \cdot \cdot \cdot (8)$ 

⑥チップ面積Aと搭載可能ゲート数G\* の関係

(2), (3), (6), (7)式から、セル列設定領域のサイズは G\* の関数として表すことができる。間隔peri<sub>тв</sub>及びpe riLRは、レイアウト方式の仕様の中で、チップ面積Aの 40 関数として規定されている。従って、(1) 式から、チッ プ面積Aは搭載可能ゲート数G\*の関数 s となる。

 $A = s (G^*) \cdot \cdot \cdot \cdot (9)$ 

同様に、周回部分の面積 SperiもG\* の関数 q として与 えられる。

 $Speri = q(G^*)$ . . . . (10)

【0036】〔1. 総配線長Lの予測式〕

(1) 回路(ネットリストN)に対する総配線長を求 める一般式

インスタンスセル間の平均距離gを単位として(図4参 50

照)、任意の回路(ネットリストN)に対する総配線長 Lgを求める算出式(本出願人がこれまで採用してきた 式:従来の予測式、参考文献: J. A. Davis, V. K. De and J. D. Meindl, "Priori wiring estimations and optimal multilevel wiring networks for portable ULSI syst ems, " Proc. Electronic Components and Technology C onf., pp. 1002-1008, 1996)

 $L_g = h(N, p)$ [単位:g]

ここで、pはレイアウト方式に依存しないパラメータで ある。pの値は、過去のレイアウトデータを統計処理し て算出している(現在、約30データからp=0.7~ 0.8を得ている)。

【0037】(2)トラック間隔に基づいた総配線長の

変換

\*場合): c h opt

【0032】(3)面積Aを持つチップの構造に関する

10

G\*:搭載可能なゲート数(セル列に準備されているゲ ートの総数)

Htrack : トラック設定領域の高さ

Wtrack : トラック設定領域の幅

row:セル列の数

col:1列のセル列に存在するゲート数

Hcell:セル列設定領域の高さ

Wcell:セル列設定領域の幅

Speri: 周回部分の面積

peri<sub>тв</sub>:セル列設定領域からトラック設定領域までの上

下方向の間隔

peri<sub>LR</sub>: セル列設定領域からトラック設定領域までの左

右方向の間隔

[0033]

インスタンスセル間の平均距離gをトラック間隔を単位 として表した値をgょとする。g、はレイアウト方式の 仕様に含まれるトラック間隔が判明した段階で求めるこ とができる。あるトラック間隔tにおける平均距離gの 値が分かっていれば、別のトラック間隔 t'における平 均距離g'はgの値から、例えば単純な線形変換(g'  $=(t'/t)\cdot g)$  を行うことによって求められる。

【0038】(3) ゲート数Gから成る回路の総配線 長しの予測式

レイアウト方式情報が与えられた段階で、パラメータp 10 を求める際に用いた各レイアウトデータに対して総配線 長しま・gェを計算し、統計処理により、次の総配線長し の予測式(本願の予測式)を求める.

$$L = f(u) \cdot G^{g(u)} \qquad [単位: \mu m]$$

$$\cdot \cdot \cdot \cdot (11)$$

 $f(u) = a \cdot u^b$ 

 $g(u) = c_6 \cdot u^6 + c_5 \cdot + u^5 + c_4 \cdot u^4 + c$  $_3 \cdot u^3 + c_2 \cdot u^2 + c_1 \cdot u + c_0$ 

)/ti) · · · · (12)

【0041】(2) セル列以外の部分の利用可能トラ ック量Tout

配線層Mi のセル列外部の利用可能トラック量Tout ※

$$1 \text{ out } = \sum_{i} (r_{\text{out}}(i) \cdot 1 \text{ out } (i)) = \{ (r_{\text{out}}(i) / t_{i}) \cdot \cdots \cdot (13) \}$$

$$peri \} \cdot \sum_{i} (r_{\text{out}}(i) / t_{i}) \cdot \cdots \cdot (13)$$

【0042】(3) 電源線のために使用不可能になる トラック量Tpower

トラック量Tpower は、以下の項目及びセル列設定領域 のサイズを用いて算出する。

- ・ 周回電源配線の使用する配線層
- ・ 周回電源配線の配線層ごとの配線幅
- ・ 縦バス電源配線の配線層
- ・ 縦バス電源配線の配線層ごとの配線幅
- ・ 縦バス電源配線の間隔
- ・ 横バス電源配線(セル内部に埋め込まれている)の 配線層
- 横バス電源配線の配線幅

【0043】例えば、縦バス電源配線に関して、配線層 Mを用いて配線幅x,間隔dで敷設する場合、電源配線 によって使用不可能になる配線層Mのトラック量T v は、 $T v = (Wcell/d-1) \cdot (x/t) \cdot Hcellとな$ る.

【0044】上述の項目は、レイアウト方式の仕様の中 で、チップ面積Aの関数として規定されている。チップ 面積Aは搭載可能ゲート数G\*の関数である((9)式参 照)。(6), (7)式からセル列数 r o w とセル列内のゲー ト数 c o l は G\* の 関数 なの で、 (2), (3) 式より、 セル 設定領域のサイズHcell, WcellもG\*の関数である。 従って、電源線のために使用不可能になるトラック量T power は搭載可能ゲート数G\* の関数 e として表すこと 50 f(u)・G\*(u) = H(G, u) ・・・・(17)

\*ここで、

u:ゲート使用率

a, b, c。~c。:採用するレイアウト方式に基づい て決まる定数

12

【0039】なお、(11)式の定数a, b, c<sub>6</sub> ~ c<sub>0</sub> は レイアウト方式に依存した値である。同じレイアウト方 式による対象回路には同じ値を用いる。レイアウト方式 情報に定数を含めておく。新規のレイアウト方式に対し ては定数を新たに求める必要がある。

【0040】〔2. 面積Aのチップ(搭載可能ゲート数 =G\*)に対する総配線トラック量Tの予測式] T=(セル列内部の利用可能トラック量Tin)+(セル 列外部の利用可能トラック量Tout ) - (電源線により

(1) セル列内部の利用可能トラック量Tin

使用不可能になるトラック量 Tpower )

配線層Miのセル列内部の利用可能トラック量Tin(i)  $Tin(i) = r_{in}(i) \cdot row \cdot col \cdot h \cdot w / ti$ 利用可能トラック量Tin

 $Tin = \sum_{i} (r_{in}(i) \cdot Tin(i)) = row \cdot col \cdot h \cdot w \cdot \sum_{i} (r_{in}(i))$ 

**※**(i)

 $Tout(i) = r_{out}(i) \cdot (r \circ w - 1) \cdot c \cdot h \cdot c \circ l \cdot$ w/ti+Speri/ti利用可能トラック量Tout

Tout =  $\Sigma_i(r_{out}(i) \cdot Tout(i)) = \{ (r \circ w - 1) \cdot c \cdot h \cdot c \circ l \cdot w + S \}$ 

ができる。

Tpower =  $e(G^*) \cdot \cdot \cdot \cdot (14)$ 

【0045】(4)総配線トラック量T

rowとcolがG\*の関数なので((6), (7)式参

30 照)、(12)~(14)式から面積Aのチップ(搭載可能ゲー ト数=G\*) に対する総配線トラック量TはG\*の関数 H\* として導出できる.

 $T = H^* (G^*) \cdot \cdot \cdot \cdot (15)$ 

【0046】今、ゲート数Gから成る回路を面積Aのチ ップにレイアウトする場合を仮定する。このときゲート 使用率 $u = G/G^*$ で表される。よって、(15)式より、 総配線トラック量Tはゲート数G及びゲート使用率uの 関数Hとなる。

T = H(G, u)• • • • (16)

【0047】 [3. チップ面積の計算]

(1) 限界条件

ゲート数Gの対象回路を面積Aのチップ上にレイアウト する場合を考える。次の条件を満たすとき、チップ上に 存在する配線トラックを限界まで消費した状態に対応す

回路の総配線長L=チップ上の利用可能な総配線トラッ ク量T

【0048】(2)ゲート使用率の限界値 ulimit 限界条件に(11)式及び(16)式を代入することによって、

もある。

が得られる。これを満足するゲート使用率 u の値がゲート数G から成る回路をレイアウトする際のゲート使用率の限界値 u limit である。(17)式において未知数は u のみである。従って、(17)式を u について解けば (ニュートン法などで解く)、 u limitが求まる。

【0049】(3)最小チップ面積 $A_{MIN}$ 最小面積Oチップに搭載可能なゲート数O は O は O は O は O は O は O は O は O を O は O を O は O を O

 $A_{MIN} = s(G^*) = s(G/u_{LIMIT})$  ・・・・(19) によって求まる。

【0050】 [予測処理の概略フロー]

(1)既存のレイアウト方式における予測 図5に既存のレイアウト方式における予測を行う場合の フローチャートを示す。すなわち、前提として、(11)式の定数が既に求まっている((11)式の定数がレイアウト方式情報に含まれる)場合のフローチャートを示す。

【0051】この予測処理では、回路情報20(ネットリストN)に含まれる各セルに関して、ライブラリ情報21からゲート数を求め、回路全体の総ゲート数GALLを求める(ステップ501)。なお、回路情報20として、ネットリストNではなく、ゲート数GALLのみを与える場合もある。

【0052】そして、レイアウト方式情報 22 および配線ツール情報 23 より、(17)式のパラメータの値を設定する(ステップ 502)。そして、(17)式をゲート使用率 u について解き、ゲート使用率の限界値 u にが一ト使用率の限界値 u にが一ト使用率の限界値 u にが一ト使用率の限界値 u にが一ト使用率の限界値 u にが一ト使用率の限界値 u にが一ト使用率の限界値 u にが u が u

【0053】(2)新規のレイアウト方式における予測図6に新規のレイアウト方式における予測を行う場合のフローチャートを示す。すなわち、前提として、(11)式の定数が未知である((11)式の定数がレイアウト方式情報に含まれていない)場合のフローチャートを示す。

【0054】この予測処理では、既存のレイアウト方式 40 に関する総配線長の予測式 ((11) 式) に対して、トラック間隔に基づいた変換を行い、新規のレイアウト方式に関する総配線長予測式の定数 a' , b' ,  $c_6$  '  $\sim$   $c_6$  ' を求める (27 ) ) 。この場合、基本的に、定数 a の値のみに対して変換を行う。

【0055】そして、回路情報20 (ネットリストN) に含まれる各セルに関して、ライブラリ情報21からゲート数を求め、回路全体の総ゲート数GALL を求める (ステップ602)。なお、回路情報20として、ネットリストNではなく、ゲート数GALL のみを与える場合 50

【0056】そして、レイアウト方式情報 22 および配線ツール情報 23 より、(17)式のパラメータの値を設定する(ステップ 603)。そして、(17)式をゲート使用率 u について解き、ゲート使用率の限界値 u にMIT を求める(ステップ 604)。そして、この求めたゲート使用率の限界値 u にMIT の値を(19)式に代入し、対象回路を作り込み得る最小チップ面積 a なめる(ステップ 605)

14

10 【0057】(3)マクロが存在する場合の予測 図7にマクロ(既にレイアウトが用意されたブロック)が存在する場合のフローチャートを示す。この場合、回 路情報20(ネットリストN)に存在する各マクロの面積をライブラリ情報21から求め、マクロの面積の総和 Amacro を求める(ステップ701)

【0058】そして、回路情報20(ネットリストN)に含まれる各セル(マクロを除く)に関して、ライブラリ情報21からゲート数を求め、回路全体(マクロを除く)の総ゲート数GALLを求める(ステップ702)。すなわち、対象回路に含まれるマクロを除くセルをプリミティブセルとし、このプリミティブセルの総ゲート数GALLを求める。なお、回路情報20として、ネットリストNではなく、プリミティブセルの総ゲート数GALLおよびマクロの個数と各マクロのサイズのみを与える場合もある。

【0059】そして、レイアウト方式情報22および配線ツール情報23より、(17)式のパラメータの値を設定し(ステップ703)、(17)式をゲート使用率uについて解き、ゲート使用率の限界値ulimit を求める(ステップ704)。そして、この求めたゲート使用率の限界値ulimit の値を(19)式に代入し、プリミティブセルをレイアウトする際に必要となる最小のトラック設定領域(図8(a)に示す24)の面積Atrackを求める(ステップ705)。

【0060】そして、このトラック設定領域 24の面積 Atrack に  $(1+\beta)$  ・Amacro を加算し(図8(b)参照)、全体のトラック設定領域(図8(c)に示す 25)の面積Btrack(Btrack=Atrack+( $1+\beta$ )・Amacro)を求める(ステップ 706)。ここで、 $\beta$ は経験に基づいてユーザが設定するパラメータであり、 $\beta$ によってマクロとマクロとの間およびマクロとセル列の間に生じる無駄な隙間の領域(マージン)を考慮する。【0061】そして、全体のトラック設定領域 250 サイズをHtrack=Wtrack=(Btrack)  $^{1/2}$  として、(1)式を用いて対象回路を作り込み得る最小チップ面積  $^{1/2}$  として、つが象回路を作り込み得る最小チップ面積  $^{1/2}$  との面積  $^{1/2}$  を成する

【0062】なお、図3には、1つのセル列11を1つ

16

のセル列段とし、このセル列段をセル列間隔 c h を設けて複数並べたチップ構造を示したが、図9に示すように、セル列間隔を設けずに並べた2つのセル列11を1つのセル列段26をセル列間隔 c h を設けて複数並べたチップ構造としてもよい。この構造では、横バス電源配線を共有として、横バス電源配線の面積を削減することが可能となる。このような構造でも、上述と同様にして、総配線トラック量Tを計算することが可能であり、上述した予測方法を適用できる。図8はこの構造でマクロが存在する場合を示している。

【0063】〔セル列間隔chがレイアウト方式に関する情報として与えられていない場合〕上述においては、セル列間隔chがレイアウト方式に関する情報として与えられている場合について説明したが、セル列間隔chがレイアウト方式に関する情報として与えられなかった場合には次のようにして予測を行う。

【0065】すなわち、総ゲート数 $G_{ALL}$  が代入された 総配線長Lの算出式と総配線トラック量Tの算出式とが ゲート使用率uを100%( $u_{SP}$ =100%)としたと きにL=Tの関係を満足するセル列間隔 c hをセル列間隔の最適値 c hopt として求め、この最適値 c hopt を t セル列間隔 t として設定した場合の最小チップ面積 t MIN を求める

【0066】なお、実際のレイアウトにおいて、ゲート使用率を100%に設定するのは困難である。これまでの経験から、限界値と考えられる(期待できる)値を設定し(例えば95[%])、セル列間隔の最適値 c h optを求めることになる。

【0067】 [考慮すべき項目] 実際に対象回路のゲート数Gから最小チップ面積などを予測する場合、次の項目を考慮して、最初のターゲットサイズを決める必要が 40 ある。

①対象回路のレイアウトを担当する技術者の熟練度.

②レイアウト設計期間(設計期間に余裕があり、配置・配線処理を繰り返せる回数が多いほど、チップサイズの最小化が図られる).

③タイミング制約の厳しさ.一般に、セル間の伝搬時間 および配線に関する遅延時間の最小化を優先する場合、チップサイズが増大する傾向にある。よって、回路に対 するタイミング制約が厳しい場合(伝搬時間および遅延 時間の最小化を優先する場合)、チップサイズの縮小化 50

が犠牲になる。タイミング制約の厳しさを測る尺度の例 として、クロック周波数がある。この値が高いほど、タ イミング制約が厳しくなる。

【0068】 [考慮すべき項目の取り扱い] 考慮すべき上記3つの項目①,②,③を「設計に関する条件」として、ユーザが指定する。設計に関する3つの条件に対して、いくつかのレベルをユーザに指定してもらい、そのレベルに応じて、係数αを決める。求めた最小チップ面積A<sub>MIN</sub> に係数αを掛けた値を、設計条件を考慮した際の最小チップ面積A<sub>MIN</sub> なとして求める。

【0069】レベル分けの例を図10に示す。例えば、レベル=1の場合には、 $\alpha=1$ .0、レベル=0の場合には、 $\alpha=1$ .05、レベル=2の場合には、 $\alpha=0$ .95とし、各項目の $\alpha$ の平均値を最小チップ面積にAMIN に掛ける。このようにして求めたチップ面積AMIN  $\alpha$ を「設計に関する条件を考慮した場合のチップサイズ」とする。

【0070】 [予測結果] 図11に本出願人がこれまで採用していた予測方法との比較を示す。同図において、従来予測として示したものが本出願人がこれまで採用していた予測方法(直線近似による方法)による予測結果である。なお、図11では、最小チップ面積A<sub>MIN</sub>の代わりにトラック設定領域のサイズを示している。トラック設定領域サイズとは、図3でいうBUFF部分を除いた部分である。両データ(DATA3, DATA4)共に、実測値(実際にレイアウトした結果)に対して従来予測では小さすぎる面積予測であり、実状に合わない予測になっている。これに対して、本願の予測方法では実測値よりも大きな面積予測であり、より実状にあった予測となっている。

## [0071]

【発明の効果】以上説明したことから明らかなように本発明によれば、レイアウト方式に関する情報をパラメータとしゲート使用率u, ゲート数Gの関数で表される総配線長しの算出式に対象回路の総ゲート数Gの関数で表される総配線トラック量Tの算出式に前記総ゲート数GALL を代入し、この総ゲート数GALL が代入された総配線長しの算出式と総配線トラック量Tの算出式とがし=Tの関係を満足するゲート使用率uをゲート使用率の限界値uLIMIT として求め、このゲート使用率の限界値uLIMIT に基づいて対象回路を作り込み得る最小チップ面積AMIN を求めるようにしたので、チップ内部のレイアウト方式に関する情報を考慮に入れて、より正確に最小チップ面積AMIN を求めることができるようになる。

【0072】また、本発明によれば、レイアウト方式に関する情報としてセル列間隔 ch が与えられなかった場合、総ゲート数 $G_{ALL}$  が代入された総配線長L の算出式と総配線トラック量T の算出式とがゲート使用率u を所定値 $u_{SP}$  (例えば、 $u_{SP}=100$ %) としたときにL=

Tの関係を満足するセル列間隔 chがセル列間隔の最適値 ch opt として求められ、この最適値 ch opt をセル列間隔 ch として設定した場合の対象回路を作り込み得る最小チップ面積  $A_{MIN}$  が求められるものとなり、レイアウト方式に関する情報としてセル列間隔 ch が与えられない場合でも、対象回路を作り込み得る最小チップ面積  $A_{MIN}$  を求めることができるようになる。

【0073】また、本発明によれば、プリミティブセル (マクロを除くセル) の総ゲート数GALL がレイアウト 方式に関する情報をパラメータとしゲート使用率u, ゲ 10 ート数Gの関数で表される総配線長Lの算出式に代入さ れ、またゲート使用率uおよびゲート数Gの関数で表さ れる総配線トラック量Tの算出式にプリミティブセルの 総ゲート数GALL が代入され、この総ゲート数GALL が 代入された総配線長Lの算出式と総配線トラック量Tの 算出式とがL=Tの関係を満足するゲート使用率uがゲ ート使用率の限界値ulimit として求められ、このゲー ト使用率の限界値ulimit に基づいてプリミティブセル をレイアウトする際に必要となる最小のトラック設定領 域の面積Atrack が求められ、このトラック設定領域の 面積Atrack にマクロの面積の総和Amacro がマージン を見込んで加算されて全体のトラック設定領域の面積B track が求められ、この全体のトラック設定領域の面積 Btrack に I / Oバッファ領域の面積が加えられ、対象 回路を作り込み得る最小チップ面積A<sub>MIN</sub> が求められる ものとなり、対象回路に既にレイアウト済みのブロック が存在する場合にも正確に対象回路を作り込み得る最小 チップ面積A<sub>MIN</sub> を求めることができるようになる。

【0074】なお、本発明において、対象回路の総ゲート数G<sub>ALL</sub> は、回路情報としてネットリストを記憶させ 30 ておき、このネットリストから求める方法や、回路情報としてネットリストではなく、ゲート数G<sub>ALL</sub> のみを与える方法などを採用することが考えられる。

【0075】また、本発明では、総配線長Lの算出式をL=f(u)・ $G^{\alpha(u)}$ とすることにより(但し、f(u)=a・ $u^b$ 、g(u)= $c_6$ ・ $u^6$ + $c_5$ ・+ $u^5$ + $c_4$ ・ $u^4$ + $c_3$ ・ $u^3$ + $c_2$ ・ $u^2$ + $c_1$ ・u+ $c_0$ 、u:ゲート使用率、a,b, $c_6$ ~ $c_0$ :採用するレイアウト方式に基づいて決まる定数)、また総配線トラック量Tの算出式をT=(セル列内部の利用可能トラック量Tin)+(セル列外部の利用可能トラック量Tout)-(電源線により使用不可能になるトラック量Tout)-(電源線により使用不可能になるトラック量Tout)-(電源線により使用不可能になるトラック量Tout)-(電源線によりであるとにより、より実現性が増し、対象回路を作り込み得る最小チップ面積 $A_{MIN}$ を正確に求めることができる。

【0076】また、本発明では、対象回路の回路情報を記憶する回路情報記憶手段と、第1発明の半導体集積回路の面積予測方法を実行する処理アルゴリズムを記憶する処理アルゴリズム記憶手段と、レイアウト方式に関する情報を記憶するレイアウト方式記憶手段と、回路情報50

記憶手段に記憶されている対象回路の回路情報およびレイアウト方式記憶手段に記憶されているレイアウト方式に関する情報を参照とし、処理アルゴリズム記憶手段に記憶されている処理アルゴリズムに従い、レイアウト方式に関する情報をパラメータとしゲート使用率u,ゲート数Gの関数で表される総配線長Lの算出式に対象回路の総ゲート数Gの関数で表される総配線トラック量Tの算出式に総ゲート数Gの関数で表される総配線トラック量Tの算出式に総ゲート数GALLを代入し、この総ゲート数G

18

ALL が代入された総配線長Lの算出式と総配線トラック量Tの算出式とがL=Tの関係を満足するゲート使用率 uをゲート使用率の限界値 uLIMIT として求め、このゲート使用率の限界値 uLIMITに基づいて対象回路を作り 込み得る最小チップ面積 $A_{MIN}$  を求める処理手段とを設けることにより、半導体集積回路の面積予測システムが構成され、対象回路の回路情報(ネットリストNや総ゲート数 $G_{ALL}$ )を与えるのみで、対象回路を作り込み得る最小チップ面積 $A_{MIN}$  を正確に求めることができる。

#### 【図面の簡単な説明】

) 【図1】 本発明に係る半導体集積回路の面積予測方法 が適用された面積予測システムの概略を示す図である。

【図2】 トラック消費率を説明する図である。

【図3】 対象回路を作り込もうとするチップ構造を例示する図である。

【図4】 インスタンスセル間の平均距離 g を示す図である。

【図5】 既存のレイアウト方式における予測を行う場合のフローチャートを示す図である。

【図6】 新規のレイアウト方式における予測を行う場合のフローチャートを示す図である。

【図7】 マクロが存在する場合のフローチャートを示す図である。

【図8】 マクロが存在する場合の予測過程を説明する図である。

【図9】 対象回路を作り込もうとするチップ構造の他の例を示す図である。

【図10】 設計に関する3つの条件①,②,③に対するレベル分けの例を示す図である。

【図11】 従来予測(本出願人がこれまで採用していた直線近似による予測方法)との比較を示す図である。

【図12】 特開平8-77225号公報に示された従来の予測方法を説明するためのフローチャートである。


【図13】 直線近似による予測方法ではゲート数Gの 増加に伴い実状とかけ離れた予測となってしまう状況を 説明する図である。


## 【符号の説明】

1…回路データ、2…機能セル面積データ、3…外部設定条件データ、4…平均配線長データ、5…面積形状依存データ、6…回路情報記憶部、7…処理アルゴリズム、8…レイアウト方式記憶部、9…処理部、10…面

積予測システム、11…セル列、12…ゲート、13…セル列設定領域、14…トラック設定領域、15…横バス電源配線、16…縦バス電源配線、17…周回電源配線、18…I/Oバッファ、19…周回部分、20…回

路情報、21…ライブラリ情報、22…レイアウト方式情報、23…配線ツール情報、24…プリミティブセルのトラック設定領域、25…全体のトラック設定領域、26…セル列段。






【図11】


			セル州東陽	ゲート使用率(コルロア)			トラック音文をはサイズ [mm[1]			レイアクト可要性発			23a	
<b>EUR</b> 6	ゲート歌	2#SB	(ト <del>フッ</del> ク他)		ĺ		l						トラックロ交信地	セル大変調
	(=G)		(=ds/(-1)	供金子與	李克明于周	<b>美丽</b>	供金子灣	本党研予会	臭霉性	親東予政	49.97 <i>8</i>	**	サイズ (mm[])	(=ch <sub>cpr</sub> /t -1)
DATA 9	1301 (53	•		71.63%	31.53%	22.47%	6.02	<b>8.</b> 01	6.30	0	×		en	,
DATA 4	2239421	3	•	70.67%	eans	63.57%	9.82	13,81	10.25	0	×	×	8.84	15

従来のゲート使用率の予測式: u = (0.7293-1×10<sup>-8</sup>×G)×100%]


## 【図6】



【図13】







【図12】

